(Programa final em PDF)
	REC2006
	II Jornadas sobre Sistemas Reconfiguráveis
	FEUP, 16-17 Fevereiro 2006
	16 de Fevereiro de 2006
8:30	Registo
8:50	Abertura
9:00-10:00	Comunicação convidada Computação Reconfigurável Aplicada na Tolerância  à Falhas de Sistemas Digitais Fernanda Gusmão de Lima Kastensmidt Instituto de Informática da Universidade Federal do Rio Grande do Sul, Porto Alegre, Brasil Moderador: Horácio C. Neto, INESC-ID / Instituto Superior Técnico
10:00-11:00	Sessão 1 Moderador: João Canas Ferreira, FEUP / INESC-Porto
	1.1 - Redes de Petri no co-design de sistemas embutidos: o projecto FORDESIGN Luís Gomes, João Paulo Barros, Anikó Costa, Rui Pais e Filipe Moutinho
	1.2 - Projecto de Sistemas em Chip com base em Redes Intra-Chip Mário Véstias
	1.3 - Gerador de operadores aritméticos sintetizáveis para vírgula flutuante Rui T. Barros e António J. Araújo
11:00-11:30	Intervalo para café
11:30-12:30	Sessão 2 Moderador: Luís Gomes, Universidade Nova de Lisboa / UNINOVA
	2.1 - Sistema Implementado em FPGA para Reconhecimento de Comandos baseados em Posturas de Mãos Fábio Silva, Milton Godinho e João M. P. Cardoso
	2.2 - Ferramentas de Desenvolvimento baseado em Sistemas Reconfiguráveis Manuel Almeida e Bruno Pimentel
	2.3 - Assessing Defragmentation Strategies for FPGAs Manuel G. Gericota, Gustavo R. Alves e José Ferreira
12:30-15:00	Almoço
15:00-16:30	Sessão 3 Moderador: Marcelino Santos, INESC-ID / Instituto Superior Técnico
	3.1 - Metodologia para Implementação de Controladores PID em FPGAs João Lima, João M. P. Cardoso e Eduardo Marques
	3.2 - Uma Metodologia para Análise de Desempenho em Códigos Executados no Processador Nios II José Arnaldo de Holanda, Rafael Peron e Eduardo Marques
	3.3 - LASER image projector using reconfigurable logic control Rodrigo Piedade e Leonel Sousa
	3.4 - BIST Design Automation and Fault Emulation: BFE Tool A. Parreira, M. B. Santos e J. P. Teixeira
16:30-17:00	Intervalo para café
17:00-19:00	Sessão 4 Moderador: João M. P. Cardoso, INESC-ID / Universidade do Algarve
	4.1 - Inversão de matrizes em sistemas reconfiguráveis segundo o método de Gauss-Jordan Gonçalo M. de Matos e Horácio C. Neto
	4.2 - New Developments on the Design and Test of a Clear-PEM Data Acquisition Electronics System C. Leong, P. Bento, J. P. Teixeira, J. Nobre, J. Rego, P. Lousã, P. Relvas, P. Rodrigues, A. Trindade, J.C. Silva, J. Varela e I. C. Teixeira
	4.3 - A Comparison of Two Dynamically Reconfigurable System Implementations on Platform FPGAs Miguel L. Silva e João Canas Ferreira
	4.4 - Implementação Embarcada em FPGA do Algoritmo SLAM para Navegação de Robôs Móveis Marcelo C. Sacchetin, Joelmir José Lopes, Denis F. Wolf e Eduardo Marques
20:00	Jantar
	17 de Fevereiro de 2006
9:00-10:00	Comunicação convidada Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-Chip Fernando Gehm Moraes, Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, Brasil Moderador: Manuel Gericota, Instituto Superior de Engenharia do Porto
10:00-11:00	Sessão 5 Moderador: António J. Esteves, Universidade do Minho
	5.1 - Developing an IEEE 802.17 station in SystemC Rui L. Aguiar, Bruno Marques e Miguel Osório
	5.2 - Sobre a equivalência lógica entre hardware e software Luís Gomes e Anikó Costa
	5.3 - Receptor de MultiBanda OFDM Nuno Rodrigues, Rui Borges e Helena Sarmento
	5.4 - Um sistema em desenvolvimento de mapeamento e localização simultâneos usando multi-câmeras para robôs móveis Vanderlei Bonato e Eduardo Marques
	5.5 - A FPGA-based DS-UWB Transmitter Yijun Zhao e Helena Sarmento
	5.6 - A System for Monitoring Plant Photosynthesis Using FPGAs Diogo Caracinha
	5.7 - Estimação Estática de Métricas para a Distribuição de Aplicações Java Filipe Matos, António J. Esteves e João L. Sobral
11:00-12:00	Intervalo para café Sessão 6 - posters
12:00-13:00	Sessão 7 Moderador: António Araújo, FEUP / INESC-Porto
	7.1 - Cube Subtraction Strategy in Reconfigurable Hardware SAT Solvers Romanelli Zuim, José T. Sousa e Claudionor N. C. Júnior
	7.2 - OCD-FI, On-Chip Debugging and Fault Injection for validating microprocessor based dependable systems André V. Fidalgo, Gustavo R. Alves e José M. Ferreira
	7.3 - An Introduction to Commercial Reconfigurable Processing Architectures Rui F. L. Marcelino e João M. P. Cardoso
13:00	Encerramento
	Comunicaçoes Convidadas (60 min)
	Artigos curtos (20 min)
	Artigos longos (30 min)
	Posters (5 min)