
Conversores Analógico/Digital e Digital/Analógico

Electrónica 3 – 2005/06
José Machado da Silva
Vitor Grade Tavares

1

Conversores Analógico/Digital

Sumário


- Introdução
- Condicionamento de sinal
- Característica de transferência, terminologia
- Parâmetros característicos
- Arquitecturas de conversores A/D
 - Paralelo (Flash)
 - Paralelo em dois passos (Two-step flash)
 - Integração
 - Aproximações sucessivas
 - Sobreamostragem (Sigma-Delta)
- Aplicações

Conversor Analógico/Digital

Um dispositivo que converte um sinal de amplitude contínua e tempo contínuo ou discreto $x(t)$, compreendido numa gama especificada V_{FS} , num sinal de amplitude e tempo discreto, de acordo com uma dada lei de quantização que representa todos os valores analógicos de entrada num número limitado de códigos digitais na saída, cada um dos quais representa uma fracção da gama analógica total de entrada.


Conversores Analógico/Digital

- Diagrama de blocos
 - Amostrador – amostragem do sinal em tempo discreto
 - Quantificador – aproximação do valor de tensão amostrado a um dos 2^N níveis possíveis, por arredondamento e truncagem
 - Codificação – conversão do valor amostrado num código específico
 - Interface – conversão série/paralelo e/ou “latching”




Condicionamento do sinal - amostragem

- Tipos de amostragem
 - Amostragem impulsional (teórico – não realizável)
 - Amostragem natural (teórico – interruptor ideal)
 - Amostragem com retenção de ordem zero (amostragem e retenção ideal – amostragem instantânea é impossível)
 - Track/hold – amostragem e retenção real (resultado amostrado e retido em memória)




Condicionamento do sinal - amostragem

- O S/H é um dispositivo que amostra sinais analógicos. É fundamental em toda a cadeia de conversão podendo limitar a precisão e largura de banda.



Condicionamento do sinal - amostragem

Desempenho e características temporais



• **Overshoot, Settling-time e slew-rate:** Elementos amplificadores do S/H

• **Injeção de clock:** Devido às cargas de canal e capacidades de sobreposição na porta dos MOSFETs que compõem os comutadores.


• **Decaimento:** Causado por correntes de fugas e impedância *off* dos comutadores

• **Tempo de Abertura:** Tempo necessário a desligar a capacidade do sinal que memoriza. Este tempo depende de vários factores, entre eles o ruído e o sinal de entrada. A consequência é uma incerteza neste tempo o que origina erros de amostragem.


• Todos estes factores limitam a resolução de conversão.

Condicionamento do sinal - amostragem

S/H Elementar.



S/H com impedância de entrada elevada.




• Problemas: Amplificador satura quando o transistor abre.

• Demora algum tempo até que o amplificador volte ao ponto de funcionamento correcto na amostragem seguinte

Condicionamento do sinal - amostragem


- S/H com impedância de entrada elevada.



- Mesma função que o último, no entanto os novos comutadores garantem que o amplificador se encontra num ponto de funcionamento adequado durante o período de *hold*.

Condicionamento do sinal - amostragem


- S/H com minimização da injeção de *clock*.



- Se o ganho dos amplificadores for muito elevado, então o clock feed-through (CFT) devido a M1 é praticamente independente do sinal (de um lado tem um massa virtual, e do outro um nível de sinal de tensão baixo). O CFT resultará portanto em *offset*.
- O tempo de amostragem também será mais constante.
- M₂ serve para manter o primeiro *Opamp* numa região de funcionamento próxima daquela necessária no início do próximo ciclo de amostragem (melhora a largura de banda).

Condicionamento do sinal - amostragem


- S/H com minimização da injeção de *clock* e atenuação de offset.



Condicionamento do sinal - filtragem

■ Filtro anti-imagem

- Necessário para limitar a banda do sinal amostrado (de acordo com o teorema da amostragem)
- A ordem do filtro depende da proximidade da f_{corte} da f_{Nyquist} ($F_s/2$)



$$**H(f) = 1 - \Delta$$

- A variação máxima na banda passante deve ser inferior a 1 LSB

$$\Delta \leq \frac{1}{2^N}$$

- Para um filtro de 1ª ordem Butterworth

$$H(f) = \frac{1}{\sqrt{1+(f/f_o)^2}}$$

- Para** um ADC de 8-bit,

$$\frac{f}{f_o} = 0.0886 = \frac{1}{11.28}$$


- LB < 1/10 da f_{corte} !!

- Nota: Amostrar a uma frequência tão alta quanto possível. Mínimo 10x a LB do sinal.


Conversores Analógico/Digital

- Característica de transferência

CAD unipolar, linear, código binário







CAD bipolar, zero não-verdadeiro, linear, código binário



$$e_q = v_{IN} - Y[k].LSB$$

Conversores Analógico/Digital


- Erros de ganho e de desvio na origem (tipica/ ocorrem simultanea/)





Conversores Analógico/Digital

- Não-linearidade

Não-linearidade Integral






Não-linearidade diferencial



Conversores Analógico/Digital

- Não-monotonicidade e falha de códigos
- Incerteza dos níveis de transição




Conversores Analógico/Digital

- Gama dinâmica – relação entre a máxima e a mínima (distinguível entre o ruído) amplitudes mensuráveis
- No caso de um conversor linear e sem ruído, a gama dinâmica é o próprio n^o de bits (resolução)
 - Um conversor de 8 bits tem uma gama dinâmica de 256
- Um conversor de 8-bit de resolução numa gama dinâmica de 12-bit, adquire um sinal numa gama equivalente a 1-4000 com uma resolução de 0.39%

Conversores Analógico/Digital

- Erro de quantização




- Progressão “linear” dos degraus de quantização com largura uniforme
- Tensão de entrada máxima = V_{ref}
- Largura de quantização, Q , identifica a variação mínima da entrada detectável na saída:

$$Q = \frac{V_{ref}}{2^N}$$

- Os parâmetros de caracterização estática são obtidos da função de transferência

Conversores Analógico/Digital

- O erro de quantização depende da gama dinâmica do sinal de entrada e do número de níveis de quantização



- Com um elevado número de níveis de quantização, o sinal de erro pode ser modelado como um ruído aditivo com uma densidade de probabilidade de distribuição uniforme

- A potência do sinal de erro de quantização é dada pela sua variância

$$s_e^2 = \int_{-Q/2}^{Q/2} e^2 p(e) de = \int_{-Q/2}^{Q/2} e^2 \left(\frac{1}{Q} \right) de = \frac{Q^2}{12}$$

Conversores Analógico/Digital

Parâmetros de caracterização dinâmica

- Relação sinal-ruído


Ideal

$$\text{SNR} = \frac{\text{sinal}_{\text{rms}}}{\text{ruído}_{\text{rms}}} = \frac{A/2^{1/2}}{\sigma} = \frac{Q2^{N-1}/2^{1/2}}{Q/12^{1/2}} = 2^{N-1} \cdot 6^{1/2}$$

$$\text{SNR(dB)} = 6.02N + 1.76$$

Para um sinal sinusoidal na entrada, o ruído de quantização é:

$$\sigma_{\text{eq}}^2 = \frac{Q^2}{12} + \frac{1}{\pi^2} \sum_{k=1}^{\infty} \frac{1}{k^2} J_0(2^N \pi k) Q^2$$



Conversores Analógico/Digital

Parâmetros de caracterização dinâmica

- Número efectivo de bits

$$N_{ef} = \frac{SNR - 1,76}{6,02}$$

Se o sinal de entrada varre toda a gama de conversão.

$$N_{ef} = \frac{SNR - 1,76 + 20 \log \left(\frac{V_{FS}}{V} \right)}{6,02}$$

Se o sinal de entrada tem amplitude $V < V_{FS}$

- Relação sinal ruído + distorção (SINAD)

$$SINAD = -20 \log \sqrt{\sum_h \left(10^{\frac{YH}{20}} \right)^2}$$

onde fh = são todas as frequências da gama considerada, excluindo a fundamental e componente DC.

Conversores Analógico/Digital

Parâmetros de caracterização dinâmica


- Distorção harmónica

$$THD = \frac{P_{\text{Total Harmónicos}}}{P_{\text{Fundamental}}}$$

$$THD_{dB} = 10 \log \left(\frac{V_{h2}^2 + V_{h3}^2 + V_{h4}^2 + \dots}{V_f^2} \right)$$

$$THD_{\%} = \frac{\sqrt{V_{h2}^2 + V_{h3}^2 + V_{h4}^2 + \dots}}{V_f} \times 100$$

Spurious Free Dynamic Range



Conversores Analógico/Digital

Parâmetros de caracterização dinâmica

- Distorção harmônica total (THD)


$$THD = 20 \log \frac{\sqrt{\sum_{h=2}^m Y[f_h]^2}}{Y[f_1]}$$

Usando amplitudes absolutas

$$THD = 20 \log \sqrt{\sum_{h=2}^m \left(10^{\frac{Y[f_h]}{20}} \right)^2}$$

Usando amplitudes dos harmônicos
 $Y_n[f_h]$ em dBc (relativas à fundamental)


Exemplo - 12 bit AS ADC, amostragem coerente ($f_s/f_o=123$)



Conversores Analógico/Digital

Parâmetros de caracterização dinâmica

Incerteza no instante de amostragem - Jitter



$$v = A \sin(2\pi ft) \rightarrow \frac{dv}{dt}_{\max} = 2\pi fA$$

$$2\pi fA < 1LSB = \frac{2A}{2^N}$$

$$\Delta t = \frac{1}{\pi f 2^N}$$

HDTV
N = 10 bits
f = 30 MHz
Δt = 10 ps

Áudio
N = 14 bits
f = 20 kHz
Δt = 970 ps

Conversores Analógico/Digital - Arquitecturas

DAC: Conversor digital-analógico


ADC: Conversor analógico-digital

Conversores de Nyquist: Conversores que operam entre 1,5 e 10 vezes a frequência de Nyquist (i.e. 3 a 20 vezes a LB do sinal de entrada): flash, aproximações sucessivas, pipeline, ...

Conversores Sobreamostrados: Conversores que operam a frequências muito superiores à frequência de Nyquist (tipicamente de 20 a 512 vezes maior). São conversores que conseguem aumentar a SNR por intermédio de uma filtragem do ruído de quantificação fora da banda do sinal: sigma-delta

Arquitecturas - Paralelo (Flash)

- 2^N-1 comparadores




- Em geral um conversor *Flash* converte num único ciclo de relógio com duas fases. Na primeira fase o sinal é amostrado e aplicado à entrada dos 2^N-1 comparadores. Na segunda fase a saída dos comparadores é codificada numa palavra digital de N bits e guardada num registo.


- São complexos, ocupam um grande área, apresentam grande capacidade de entrada, e consomem elevada potência.

Arquitecturas - Paralelo (Flash)

Arquitectura básica




Comparador baseado em inversor e capacidades comutadas



Modo amostragem – S1, S3 on; S2 off
Modo comparação – S1, S3 off; S2 on


Arquitecturas – Paralelo de 2 passos com refinamento de escala (subranging)

$2^N - 1$ comparadores $\rightarrow 2^{N-1} - 1 + 2^{N-2} - 1$





Paralelo em 2 passos c/ amplificação de resíduo (Two step flash ou parallel feed-forward)

$2^N - 1$ comparadores $\rightarrow 2^{N/2-1} + 2^{N/2-1}$



O ADC de dois passos primeiro efectua uma conversão "grosseira" com $N/2$ bits, correspondentes aos MSBs. Este resultado é subtraído à entrada do que resulta o 1º erro de quantização. Este é depois refinado num 2º ADC de $N/2$ bits.


Cascata de conversores de 1 bit (pipeline)



A polaridade desta tensão determina se $V_{in} > V_{ref}/2$ ou $V_{in} < V_{ref}/2$. Se $V_{in} < V_{ref}/2$, V_{ref} é adicionada ao resíduo.

Cascata de conversores de 1 bit (pipeline)

- Latência – atraso entre o instante de amostragem do sinal e o instante em que o código é disponibilizado à saída




Integração de dupla rampa

- Conversor muito popular pelo seus baixos *offset* e erro de ganho, e elevada linearidade.
- Exige circuitos de baixa complexidade.
- É vocacionado para sinais bastante lentos sendo adequada para aparelhos de medida (corrente e tensão).
- Baixo custo, boa resolução, baixa taxa de conversão (dependente de V_{IN}).

Integração de dupla rampa

- Conversão realizada em duas fases.



Durante a fase I é gerada uma rampa de declive variável, directamente proporcional ao valor da tensão de entrada a converter. Durante a fase II decresce-se do valor V_i atingido no final da fase I até 0 com declive constante. Este tempo é variável e directamente proporcional ao valor da rampa no fim da fase I.

Como T_1 é fixo então T_2 é directamente proporcional à entrada. Se T_2 controlar o tempo de contagem de um contador binário, a saída digital do contador é directamente proporcional a V_{in} .


Integração de dupla rampa

- S_1 é ligado a $-V_{in}$ durante T_1 segundos e a V_{ref} durante T_2 . S_2 fecha com um impulso no fim de T_2 , curto-circuitando o condensador.

$$\left. \begin{aligned} T_1 &= 2^N T_{ck} = -\frac{V_i}{RC(-V_{in})} \\ T_2 &= \frac{V_i}{RCV_{ref}} \end{aligned} \right\} T_2 = 2^N T_{ck} \frac{V_{in}}{V_{ref}}$$

O contador conta durante T_2 segundos, então a saída digital indica o número de períodos T_{ck} contados em T_2 segundos.

$$2^N D = \frac{T_2}{T_{ck}}; \quad D = (b_1 2^{-1} + b_2 2^{-2} + \dots + b_N 2^{-N})$$




A dupla rampa permite eliminar a sensibilidade a variações de R e C

Integração de dupla rampa

- A conversão é independente do factor de ganho RC e portanto os erros de ganho são muito baixos.
- RC deve ser escolhido por forma a maximizar V_{in} para garantir boas relações sinal ruído.
- Os erros de *offset* podem ser compensados recorrendo-se a um conversor de quadrupla rampa. Uma conversão faz-se com $V_{in}=0$ (amostrar o *offset*). A segunda conversão corresponde a V_{in} . O valor final será este subtraído do primeiro.
- Os conversores de dupla rampa são muito lentos. No pior dos casos $T_T = T_1 + T_2 |_{T_1=T_2} = 2^{N+1} T_{ck}$


Aproximações sucessivas

- A determinação da conversão é efectuada por aproximações sucessivas dos bits, começando-se pelo mais significativo.
- O número de iterações reduz-se neste conversor a NTck




Aproximações sucessivas

- Alta taxa de conversão, boa resolução, relativamente pequena área.



- O DAC aplica recursivamente N tensões de referência ao comparador
 - Um conversor de 16 bits realiza 16 comparações por ciclo de conversão
- É necessário um Track/Hold na entrada (para manter V_{IN} constante durante a conversão)


Aproximações sucessivas por redistribuição de carga



- Topologia preferida para os conversores SAR
- A malha de resistências de conversão D/A é substituída por um conversor D/A capacitivo
- Porquê??
 - O emparelhamento de condensadores em tecnologia CMOS é mais fácil de obter do que o de resistências de precisão
 - Apresenta por inerência uma função de S/H


Aproximações sucessivas por redistribuição de carga

■ Distribuição de carga 4 bits



1. Modo amostragem

- V_x reposta a 0
- Condensadores executam amostragem
 - Todos os condensadores carregados com V_{in}
- Carga nos Cs = $16CV_{in}$




2. Modo retenção

- S2 aberto (comparador activado)
- Todos os Cs ligados à massa
 - Preservando a carga, $V_x \rightarrow -V_{in}$

Aproximações sucessivas por redistribuição de carga

■ Distribuição de carga 4 bits



3. Modo redistribuição de carga (processo de aproximações sucessivas)


- O C de maior valor (8C) é ligado a Vref
 - Como $8C = \frac{1}{2} C_{tot}$, $V_x \rightarrow -V_{in} + V_{ref}/2$
 - Se V_x permanece negativa $\rightarrow V_{in} > V_{ref}/2$, e o condensador MSB é deixado ligado a Vref (valor do MSB = 1)
 - Se V_x passa a positivo $\rightarrow V_{in} < V_{ref}/2$, e o condensador MSB é ligado à massa (MSB value = 0)
 - O processo é repetido N vezes, com um condensador de menor valor a ser ligado de cada uma das vezes, até é que se conclua a conversão
 - Equivalente a um divisor capacitivo
- Aspectos críticos
- Transitórios de comutação

Conversores Sobreamostrados – $\Sigma\Delta$

- O que é um conversor sigma-delta (delta-sigma)
 - Um conversor de 1-bit (tb. pode ser multi-bit) que tira partido da sobreamostragem
 - “Delta” = comparação com DAC 1-bit
 - “Sigma” = integração dos erros (sequência de valores Delta)
- Quais as vantagens de um sigma-delta?
 - Realizado com essencialmente circuitos digitais o que permite baixo custo
 - Grande resolução
- Quais as desvantagens?
 - Resposta em frequência limitada (tem tendência a deixar de ser!)
 - Mais efectivo com entradas contínuas
 - Latência
- A vantagem da sobreamostragem reside no facto de a gama dinâmica do conversor aumentar, i.e., a relação sinal ruído na banda do sinal aumenta com o aumento da frequência de amostragem. Isto acontece pelo facto do ruído de quantificação se estender numa banda maior.


Conversores Sobreamostrados – $\Sigma\Delta$

- Filtro de média




Conversores Sobreamostrados – $\Sigma\Delta$


- A sobreamostragem permite a utilização de circuitos analógicos com especificações menos restritivas.
- Permite também a utilização de filtros de *anti-aliasing* com especificações menos rigorosas na banda de transição.




Conversores Sobreamostrados – $\Sigma\Delta$




Conversores Sobreamostrados – $\Sigma\Delta$




Conversores Sobreamostrados – $\Sigma\Delta$



Conversores Sobreamostrados – $\Sigma\Delta$



A área ao quadrado tem de ser constante pois como observamos o ruído de quantificação é independente da frequência de amostragem. Para o mesmo quantificador se se aumenta então K diminui.



Conversores Sobreamostrados – $\Sigma\Delta$

- $O = \frac{f_s}{2f_B}$ Razão de sobreamostragem

Após a filtragem (ideal) verificamos que na banda base resta-nos um ruído total (potência igual às áreas rectangulares com K e K' quadrado) de:

$$Area = K^2 \times (2f_B) = \frac{Q^2}{12} \frac{2f_B}{f_s} = \frac{Q^2}{12} \frac{1}{O}$$

A relação sinal ruído para um conversor de N bits:

$$SNR = 10 \log \left(\frac{V_{inRMS}^2}{V_Q^2} \right) = 10 \log \left(\frac{V_{inRMS}^2}{\frac{Q^2}{12}} O \right) = 10 \log \left(\frac{V_{inRMS}^2}{\frac{Q^2}{12}} \right) + 10 \log(O)$$

Se a entrada for uma sinus óide: $SNR = 6.02N + 1.76 + 10 \log(O)$


Conversores Sobreamostrados – $\Sigma\Delta$

- Sobreamostragem e filtragem permitem melhorar a SNR
 - Cada aumento da sobreamostragem por um factor de 4, permite melhorar a SNR em 6 dB (1-bit)
- Com um conversor de 1-bit a sobreamostragem e a filtragem permitem obter:
 - 2-bits para uma sobreamostragem de 4x
 - 3-bits para uma sobreamostragem de 16x
 - 4-bits para uma sobreamostragem de 64x
 -
 - 24-bits para uma sobreamostragem de 70.368.744.177.664x
- Com uma frequência de 40kHz levar-se-iam 56 anos a obter a média – I sobreamostragem não é tudo
- Os conversores sigma-delta tiram partido da técnica de *noise shaping* para se obterem mais do que 6dB de gama dinâmica por cada incremento de 4x da taxa de sobreamostragem

Conversores Sobreamostrados – $\Sigma\Delta$


- A SNR cresce a 10dB/dec com a razão de sobreamostragem
- A sobreamostragem apenas aumenta o SNR diminuindo o efeito de quantificação na banda base do sinal. No entanto não melhora a linearidade do conversor utilizado. Se se quiser obter um conversor de M bits com $M > N$ apenas por sobreamostragem, então o conversor de M bits deverá apresentar medidas de linearidade equivalentes a um conversor de N bits, i.e., em termos de linearidade o conversor original deverá ter uma resolução equivalente a N bits.
- Isto pode ser conseguido usando um conversor de 1 bit (comparador) pois este é inerentemente linear, i.e., como só apresenta dois valores possíveis a curva que os une é sempre um segmento de recta.

Conversores Sobreamostrados – $\Sigma\Delta$




Conversores Sobreamostrados – $\Sigma\Delta$


- Exemplo de primeira ordem (consideremos conversor de 1 bit)



Conversores Sobreamostrados – $\Sigma\Delta$



Conversores Sobreamostrados – $\Sigma\Delta$




$$e_{ms} = \frac{Q}{\sqrt{12}} \frac{P^n}{\sqrt{2n+1}} (O)^{-(n+1/2)} \quad n - \text{ordem do modificador}$$


Conversores Analógico/Digital - especificações

- Especificações de amostragem:
 - Tempo de conversão, tempo de aquisição, taxa de conversão, atraso de amostragem (aperture delay)
 - Incerteza de amostragem (aperture jitter), reposta ao degrau
- Parâmetros de caracterização estática:
 - Obtidos por testes realizados com estímulos DC ou de baixa frequência
 - Erro de ganho, desvio na origem (offset error), INL, DNL
- Parâmetros de caracterização dinâmica:
 - Obtidos por testes realizados com estímulos sinusoidais à frequência de operação
 - SNR, SINAD, THD, N_{ef}

Conversores Analógico/Digital - Arquitecturas



Conversores Analógico/Digital - Arquitecturas



Mas em tecnologia nada deve ser tomado como definitivo !

Jerry Horn
<http://www.chipcenter.com/eexpert/jhorn/jhorn015.html>

Conversores Analógico/Digital - Arquitecturas

- Classificação de diferentes ADC de acordo com a rapidez e resolução

Baixa ou média velocidade Elevada resolução	Velocidade moderada Resolução média	Elevada velocidade Baixa ou média resolução
Dupla Rampa Sobre-amostragem	Aproximações sucessivas Algorítmica	Flash Dois-passos Interpolação Folding Pipelined Time-interleaved

Conversores Analógico/Digital - Arquitecturas

- Exemplos de aplicações

Aplicação	Arquitectura	Nº de bits	Taxa de conversão
Áudio	$\Sigma\Delta$, $\Sigma\Delta$ 4ª-7ª ordem AS	14-18 consumidor 18-24 profissional 10-16	48-50 kA/s 48-96 kA/s 85-500 kA/s
Controlo automático Sensores	$\Sigma\Delta$ AS Rampa (integrador)	24 8-18 18-20	780 A/s 20-2000 kA/s 100-2000 A/s
Transmissão de dados	$\Sigma\Delta$, $\Sigma\Delta$ 4ª ordem Pipeline	12-16 modems 13-16 ISDN 12 ADSL 12 VDSL	8 kA/s modems 80-160 kA/s ISDN 2,2 MA/s ADSL 40 MA/s VDSL
Controlo de disco duro	Half-flash Pipeline AS Flash	10 8-12 8 6	320 kA/s 800 – 1500 kA/s 100 kA/s 30-140 MA/s
Video, TV digital	Half-flash (video profissional) Pipeline	8 – 12 8 – 12	10 – 40 MA/s 30 – 50 MA/s