Quinta-feira, 3 de Fevereiro de 2011

08:45 Registo
09:15 Sessão de abertura
09:30 Apresentação convidada
Moderação: Mário Véstias
Zlatko Petrov
Honeywell
10:30 Pausa para café
11:00 Sessão regular: Processamento digital de sinal e telecomunicações
Moderação: Luís Gomes
Efficient and Programmable Processing Unit for H.264/AVC Systolic Unified Transform Engines
(artigo longo)
Tiago Dias, Nuno Roma, Sebastian López, Leonel Sousa
INESC–ID,IST,ISEL,IUMA–ULPGC
High-Speed Viterbi Decoder for MB-OFDM
(artigo longo)
Mário Véstias
INESC-ID/ISEL/IPL
Projecto e Implementação de um Processador Elementar de Imagens
(artigo longo)
Sérgio Paiágua, Mário Véstias, Horácio Neto
INESC-ID/IST/UTL, INESC-ID/ISEL/IPL
Linux Based Ethernet Communication for Xilinx FPGAs
(artigo curto)
Rodrigo Souza, Golberi Ferreira, André Fidalgo
IFSC, ISEP
Validation of a Flexible FPGA-based LDPC Decoder Through Hardware-Software Co-simulation
(artigo curto)
Nelson Silva, Arnaldo Oliveira, Nuno Carvalho
Univ. Aveiro - DETI /IT
Ligação de Alto Desempenho entre FPGAs para Switch Ethernet FTT
(artigo curto)
Luis Silva, Arnaldo Oliveira, Paulo Pedreiras e Rui Santos
Univ. Aveiro - DETI/IT/IEETA
12:45 Almoço
14:00 Apresentação convidada
Moderação: Horácio Neto
Davide Pereira
Synopsys Portugal
15:00 Sessão regular: Linguagens e algoritmos
Moderação: Helena Sarmento
Cofi: A CFG to FSMD Programming Language and Tool
(artigo longo)
Alfredo Silvestre, João Cardoso
FEUP
Improving Run-Time Creation of Partial FPGA Configurations
(artigo longo)
Miguel Silva, João Canas Ferreira
FEUP, INESC Porto
Node-Depth Encoding in FPGA applied to Large-Scale Network Design
(artigo curto)
Marcilyanne Gois, Paulo Matias,Vanderlei Bonato, Alexandre Delbem
Univ. of São Paulo (Brasil)
15:45 Pausa para café
16:15 Apresentação convidada
Moderação: João Cardoso
Michael Hübner
ITIV, Karlsruhe Institute of Technology
17:15 Sessão regular: Instrumentação e controlo
Moderação: Arnaldo Oliveira
Projecto e Implementação de um Analisador de Espectros numa FPGA de Baixo Custo
(artigo longo)
Hugo Rebelo, Renato Costa, Luís Reis, Alessandro Floris, Mário Véstias
ISEL, INESC-ID/ISEL/IPL
Gerador de impulsos de alta tensão controlado por FPGA com interface gráfica e sistema de monitorização integrado
(artigo longo)
Fernando Pereira, Luís Gomes, Luís Redondo
ISEL, FCT/UNL, UNINOVA
A Reconfigurable Controller and a Fast Analogue Front-end for a Didactic Positron Emission Tomography Apparatus
(artigo longo)
Joel Silva, Rute Pedro, Luís Gurriana, José Silva, Amélia Maio, José Soares Augusto
CFNUL-FCUL,LIP,FCUL,INESC-ID
A Comparison of Look-up Table Based Sine Wave Generation Implementations
(artigo curto)
Antonio Salazar, Ganga Bahubalindruno, Govinda Locharla, Helio Mendonça, José Carlos Alves, José Machado da Silva
INESC Porto, GMRIT
A Remote FPGA Laboratory for Digital Design Students
(artigo curto)
João Soares, Jorge Lobo
ISR, Univ. of Coimbra
18:45 Fim dos trabalhos do 1º dia
20:00 Jantar

Sexta-feira, 4 de Fevereiro de 2011

09:00 Sessão regular: Arquitecturas e circuitos I
Moderação: José Augusto
Sistema Embarcado para Localização de Robôs Móveis Utilizando o Gerador de Números Aleatórios Mersenne Twister
(artigo longo)
Vanderlei Bonato, Bruno F. Mazzotti, Marcio M. Fernandes, Eduardo Marques
Univ. de São Paulo, Univ. de São Carlos (Brasil)
ALU Reconfigurável baseada em tecnologia MRAM
(artigo longo)
Victor Silva, Jorge Fernandes, Mário Véstias, Horácio Neto
INESC-ID/IST/UTL, INESC-ID/ISEL/IPL
Interligação de Componentes Especificados em Redes de Petri num Sistema Globalmente Assíncrono Localmente Síncrono
(artigo longo)
Henrique Ferreira, Luís Gomes, Aniko Costa
UNL/FCT,UNINOVA
10:00 Apresentação convidada
Moderação: José Carlos Alves
Costa Pinto
Efacec
11:00 Pausa para café
11:30 Sessão regular: Arquitecturas e circuitos II
Moderação: Jorge Lobo
Multiplicação Matricial em FPGA Usando Memória Interna
(artigo longo)
José Leitão, Mário Véstias, Horácio Neto
INESC-ID/IST/UTL, INESC-ID/ISEL/IPL
Are Residue Number Systems worthwhile on FPGAs?
(artigo curto)
Pedro Miguens Matutino, Horácio Neto, Leonel Sousa, Ricardo Chaves
ISEL/INESC-ID/IST
A Soft-IP Ethernet Switch for SoC Designs
(artigo curto)
José Taborda
EID
Recursividade em Hardware: uma implementação alternativa
(artigo curto)
Paulo Ferreira, João Canas Ferreira, José Carlos Alves
ISEP, FEUP
Interface para Leitura e Escrita Concorrente de Memória RAM DDR2 em Plataforma baseada em FPGA
(artigo curto)
Filipe Moutinho, Fernando Pereira, Luís Gomes
UNL/FCT,UNINOVA,ISEL
12:50 Resultados da competição
13:05 Sessão de encerramento das Jornadas
13:15 Almoço

Apoios

FCT Logo Logo IEEE Portugal section Logo of Trenz Electronic

Organização

'

FEUP Logo ISEL Logo