Sistemas Dinamicamente Reconfiguráveis

com Comunicação Via Redes Intra-Chip

Fernando Gehm Moraes (http://www.inf.pucrs.br/~moraes)

Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, Brasil

 

  Sistemas Dinamicamente Reconfiguráveis (SDRs) apresentam as seguintes vantagens sobre as implementações onde o hardware é uma entidade fixa: (i) apenas os módulos necessários à execução necessitam estar configurados, reduzindo o consumo de potência; (ii) menor área do sistema implementado, reduzindo custo;  (iii) possibilidade de atualização sem alteração do produto ou intervenção do usuário, aumentado a vida útil dos sistemas implementados com esta técnica. Apesar destas vantagens, há fatores que limitam a implementação de SDRs: tecnologia, CAD e comunicação. O fator tecnologia está associado aos atuais FPGAs, os quais possuem arquitetura limitada para a implementação de SDRs, e elevado tempo de reconfiguração. O fluxo de projeto presente nas ferramentas de CAD não provêem um método suficientemente automatizado, que possibilite a projetistas não especialistas a implementação de SDRs. O fator comunicação refere-se como a parte fixa de um dado sistema comunica-se com as partes reconfiguráveis.

  A presente palestra é dividida em 4 partes. A primeira parte tem por objetivo apresentar o estado-da-arte em SDRs, com foco tanto na arquitetura de comunicação quanto no que se refere ao fluxo de projeto. Encontra-se na literatura trabalhos com SDRs empregando comunicação ponto-a-ponto ou barramento, porém poucos com redes intra-chip (NoCs). O fluxo de projeto mais comumente empregado em SDRs é baseado no fluxo modular da XILINX. Apresentar-se-á brevemente este fluxo, além de outros presentes na literatura. A segunda parte da palestra apresenta uma proposta de fluxo de projeto para SDRs, não baseada no fluxo modular. A base para esta proposta é a criação de macros de comunicação, que fixam a posição dos sinais de comunicação entre a parte fixa e reconfigurável de um dado sistema. A geração dos arquivos parciais de configuração é obtida pela extração da configuração parcial de bitstreams completos, utilizando ferramentas desenvolvidas no próprio grupo de pesquisa ou a ferramenta BitGen da Xilinx. Na seqüência apresenta-se uma arquitetura para SDRs conceitual. Buscar-se-á identificar quais são os componentes necessários, como controlador de configuração, macros isoladoras, memória de armazenamento de configurações parciais, realocador, escalonador e posicionador. A última parte da palestra apresenta um estudo de caso utilizando a NoC Hermes como suporte de comunicação. Apresentar-se-á a implementação dos diversos componentes da arquitetura conceitual em um FPGA Xilinx, utilizando-se 4 IPs fixos e duas áreas reconfiguráveis. A palestra termina apresentando as tendências na área de SDRs.