Este website foi realizado no âmbito da Unidade Curricular DISSERTAÇÂO(DISS), da Faculdade de Engenharia da Universidade do Porto(FEUP) e tem como propósito o acompanhamento do projeto associado à Dissertação: “Implementação em Verilog do algoritmo de cifra AES-CTR para aplicações HDMI 2.0“ proposta pela Synopsys Portugal e tem como objetivo o desenvolvimento, implementação e verificação do algoritmo de cifra (AES) em modo contador (CTR).

O problema

Com uma base instalada superior a dois mil milhões de dispositivos, a tecnologia HDMI tornou-se a interface multimédia com maior adoção para aplicações de entretenimento caseiro e multimédia móvel. A recente atualização da especificação HDMI para a versão 2.0 trouxe a possibilidade de transporte de resoluções mais elevadas, tais como ULTRA HD(4k x 2k a 60Hz). De forma a proteger os conteúdos premium contra a cópia não autorizada, a interface HDMI permite a inclusão da tecnologia de cifragem High-bandwidth Digital Content Protection System 2.2 (HDCP), a qual recorre ao algoritmo de cifra AES-CTR

Objetivos

   Esta dissertação tem como objetivos o desenvolvimento, implementação e verificação do algoritmo de cifra Advanced Encryption Standard (AES) em modo de operação contador(CTR). A implementação será realizada em linguagem de descrição de hardware Verilog e terá de ser sintetizável em tecnologia 40nm, com um objetivo de desempenho de 600 MHz. Esta também terá de ser sintetizada em FPGA Xilinx Virtex 5, com um objetivo de performance de 300 MHz. A implementação devera ser capaz de um processamento de 24 bits por ciclo de relógio.