As FPGAs (Field Programmable Gate Array) são dispositivos lógicos programáveis que foram desenvolvidos com o principal objectivo de diminuir os longos ciclos de time-to-market que eram comuns com os componentes dedicados (ASICs, Application- Specific Integrated Circuits). Desde a sua introdução no mercado em meados dos anos 80, têm tido aumentos progressivos na sua densidade e complexidade, permitindo uma contínua expansão da sua gama de aplicações. Uma das evoluções que teve lugar nos últimos anos foi o aparecimento de FPGAs com capacidade de reconfiguração parcial dinâmica, tendo esta nova funcionalidade proporcionado o aparecimento de novas aplicações, com realce para algumas abordagens inovadoras no domínio do teste.
Manuel Gericota apresentou uma metodologia de teste concorrente para FPGAs com capacidade de reconfiguração parcial dinâmica, que assegura o correcto funcionamento da FPGA sem que haja interrupção da sua operação. Este trabalho desenvolveu um conjunto de ferramentas que permitem a aplicação desta metodologia de teste, fornecendo ao mesmo tempo uma base para o desenvolvimento de outras aplicações que tirem partido da capacidade de reconfiguração parcial dinâmica destes componentes.
As ferramentas desenvolvidas permitem realizar a reconfiguração parcial dinâmica de FPGAs da família Virtex e outras tarefas implicadas pela metodologia de teste referida, nomeadamente a replicação da funcionalidade de blocos lógicos activos (i.e. que estão a ser usados pelas aplicações actualmente implementadas) e o reencaminhamento de ligações necessário para o efeito.