Competição -- Projecto em FPGA

Em simultâneo com o primeiro dia da REC 2011, terá lugar uma competição em que grupos de estudantes pré-graduados procurarão implementar o mais rapidamente possível um projecto em FPGA.

Os grupos receberão a especificação do sistema a desenvolver no início da competição, dispondo do resto do dia para proceder à respectiva concepção e implementação.

Todos os grupos disporão dos mesmos recursos, disponibilizados pela organização:

  • posto de trabalho (PC) equipado com Xilinx ISE 10.1 e 11.1 e com simulador Modelsim 6;
  • placa com FPGA Xilinx Spartan 3/3E.

O grupo vencedor terá a oportunidade de apresentar o seu trabalho no dia seguinte, antes da sessão de encerramento do REC 2011.

Prémio

A equipa vencedora receberá uma placa de desenvolvimento Nexys-2 Spartan 3E 1200 oferecida por Trenz Electronic.

Logo of Trenz Electronic
Fornecedor de placas com FPGAs, parceiro europeu da Digilent

A equipa vencedora terá também a oportunidade de apresentar o seu projecto no último dia do REC 2011.

Descrição do projecto

O projecto a desenvolver será igual para todas as equipas e será apresentado num briefing feito pela organização no início da sessão. O desenvolvimento deverá ser feito com recurso às ferramentas básicas de projecto da Xilinx (ISE), não outras plataformas de desenvolvimento de alto nível. A linguagem de descrição de hardware a utilizar poderá ser VHDL ou Verilog.

Será fornecido um projecto base ISE para a plataforma FPGA a utilizar. Este projecto inclui apenas um módulo top-level que estabelece as ligações entre os sinais de interface do sistema a desenvolver e os dispositivos periféricos da plataforma (ou conectores) relevantes para a aplicação. Este módulo será disponibilizado em Verilog e em VHDL.

Para facilitar a preparação para a competição resumem-se em seguida algumas características do sistema a ser desenvolvido:

  • O sistema destina-se a calcular o valor de grandezas físicas a partir de dados adquiridos por sensores. Os dados dos sensores são adquiridos com base na contagem do tempo decorrido entre transições de sinais digitais.
  • Os dados calculados são enviados por uma interface série assíncrona (RS232) a 115200 bps, 8 bits por carácter e sem paridade. Esses dados são enviados como sequências de caracteres ASCII que representam números inteiros decimais.
  • A mesma interface série será usada para configurar o modo de operação do sistema através de um conjunto reduzido de comandos (em ASCII).

Regulamento

  1. Os grupos são constituídos no máximo por quatro estudantes pré-graduados.
  2. A competição desenrola-se, sem interrupção, entre as 10:30 e as 18:30 do dia 3 de Fevereiro de 2011.
  3. Os grupos utilizarão apenas os recursos disponibilizados para a competição.
  4. O projecto deve ser desenvolvido integralmente durante a competição.
  5. A organização disponibilizará uma plataforma de simulação para verificação das funcionalidades básicas.
  6. O primeiro grupo a submeter um projecto que cumpra todos os requisitos da especificação é considerado o vencedor.
  7. O cumprimento dos requisitos é avaliado automaticamente por um sistema de teste.
  8. Quaisquer pontos omissos do regulamento são decididos pelo júri, sem possibilidade de apelo.

Inscrição

Para efectuar a inscrição, é necessário preencher o formulário de inscrição e enviá-lo por correio electrónico para [email protected] com assunto "Competição REC2011".

O número de inscrições é limitado e estas serão aceites por ordem de chegada.

A data limite para inscrição na competição é 24 de Janeiro de 2011.

A inscrição na competição não requer inscrição nas sessões técnicas da REC 2011.

Organização

José Carlos Alves (FEUP/INESC Porto)