Relatório semanal (05/06/2015)

Trabalho efetuado: * Finalização da síntese da solução para FPGA com a ferramenta Synplify; * Verificação Formal; * Teste de Geração Automática de Padrões de Teste (Automatic Teste Pattern Generation – ATPG); * Análise Temporal Estática (Static Timing Analysis – Continue reading