Conclusão

Com o desenvolvimento do projeto desta dissertação, os objetivos propostos inicialmente foram cumpridos. A integração do processador ARC EM na solução DesignWare MHL TX Interface IP foi feita com sucesso, tendo sido desenvolvido o seguinte:
• Implementação da interface entre o processador integrado ARC EM4 e o processador principal do SoC, para que este último possa controlar o funcionamento do processador integrado, bem como trocar mensagens com ele, relacionadas com a implementação da Translation Layer do protocolo CBUS;
• Implementação da interface entre o processador integrado ARC EM4 e os periféricos CBUS, por forma a permitir a implementação da Translation Layer e sua interação com a Link Layer;
• Desenvolvimento dos blocos de controlo do processador ARC EM4, relacionados com a sua configuração, modo de operação e geração de interrupções.

Para além dos objetivos propostos alcançados, foi ainda desenvolvido firmware para o processador ARC EM4, que permitiu verificar:
• A correta inicialização do processador, através do desenvolvimento de um bootloader compilado num ficheiro binário a ser descarregado para a memória de instruções através da interface de acesso direto à memória;
• A correta operação da interface de periféricos, diretamente mapeada em memória, que permite o acesso aos periféricos CBUS, por forma a implementar a Translation Layer em software;
• O atendimento da interrupção externa por parte do processador ARC EM4 integrado, através do desenvolvimento da respetiva rotina de atendimento em software.

Através dos resultados obtidos apresentados, conclui-se que os objetivos propostos foram alcançados e superados através do desenvolvimento dos blocos de hardware necessários, mas também de pedaços de software que permitem validar a solução e que servem como base para a implementação da Translation Layer.

Trabalho Futuro

Como trabalho futuro, encontra-se a necessidade de desenvolver o firmware responsável pela implementação da Translation Layer do protocolo CBUS no processador ARC EM4. O firmware desenvolvido poderá basear-se nas rotinas desenvolvidas durante o projeto que validaram funções específicas interligadas ao hardware.
A reserva de regiões de memória de dados para troca de mensagens entre o processador principal do sistema e o processador ARC EM4 é também uma tarefa a realizar futuramente, para assegurar que o programa contido no processador não faz escritas ou leituras nessas regiões de memória indevidamente.
A solução poderá ser testada noutros ambientes a fim de avaliar a sua fácil integração em sistemas com arquiteturas semelhantes: onde existe uma interface com um processador do sistema que o controla e um conjunto de periféricos a serem controlados de forma dedicada por um outro processador integrado na solução desenvolvida.
A síntese da solução poderá ainda ser feita em outros modelos de FPGA, por forma a validar e comparar a performance da solução para diferentes tecnologias.