O objetivo deste trabalho � proceder � integra��o de um processador ARC, da fam�lia DesignWare ARC EM, na solu��o HDCP 2.2 (High-bandwidth Digital Content Protection System 2.2) presente nos produtos DesignWare HDMI RX/TX Interface IP da Synopsys. A implementa��o dever� utilizar linguagem de descri��o de hardware Verilog e ser sintetiz�vel nas tecnologias 40nm e 28nm. O prop�sito final deste trabalho ser� dotar a solu��o HDCP 2.2 da Synopsys da capacidade de operar, do ponto de vista de Hardware/Software, independentemente do processador de sistema, simplificando, desta forma, a defini��o do per�metro de seguran�a � volta da estrat�gia HDCP 2.2 dos produtos DesignWare HDMI RX/TX Interface IP da Synopsys.